Ericsson представила свой первый набор продуктов AI-RAN, подчеркнув приверженность стратегии, основанной на собственных ASIC для повышения производительности сетей радиодоступа (RAN). В то время как беспроводная индустрия всё чаще обращается к виртуализированным/облачным RAN с использованием универсальных процессоров Intel, Ericsson продолжает вкладывать средства в разработку кастомных чипов для высокопроизводительных задач. Это решение было отмечено ресурсом IEEE ComSoc Technology Blog.
Ericsson рассматривала использование Arm-процессоров NVIDIA Grace, но в итоге выбрала собственные кастомные кремниевые чипы (ASIC). Компания также стремится к гибкости программно-определяемых систем, обеспечивая переносимость своих алгоритмов RAN и ИИ-ПО на различные открытые платформы.
Портфель решений Ericsson для RAN базируется на двух основных архитектурах. Большая часть продукции основана на ASIC, разработанных как собственными силами, так и в партнёрстве с Intel. Вторая архитектура — Cloud RAN, которая объединяет программный стек Ericsson с процессорами Intel Xeon EE. Несмотря на надежды отрасли, что виртуализация позволит отделить аппаратное обеспечение от программного, Intel остаётся единственным партнёром Ericsson по массовому развёртыванию микросхем.
Ericsson подтвердила "коммерческую поддержку" исключительно решений Intel, в то время как с AMD, Arm и NVIDIA сотрудничество ограничивается "поддержкой прототипов". Интеграция ИИ в ПО RAN добавляет новые уровни сложности, которые могут ещё больше укрепить зависимость компании от одного поставщика чипов.
Отраслевые наблюдатели скептически относятся к стремлению Ericsson к "единому программному стеку" для гетерогенных аппаратных платформ. Хотя дезагрегация аппаратного и программного обеспечения достижима на более высоких уровнях (L2/L3), уровень L1, наиболее ресурсоёмкий в стеке, остаётся сильно оптимизированным для конкретного "кремния". Переносимость кода L1 между x86 и Arm SVE2 требует значительных инженерных усилий.
Критическим узким местом в обработке L1-трафика является коррекция ошибок (FEC), традиционно требующая выделенного аппаратного ускорения. Ericsson первоначально использовала PCIe-ускорители Intel, а затем интегрировала ускорение FEC в Xeon EE с помощью vRAN Boost. FPGA AMD показали невысокую энергоэффективность, а GPU NVIDIA оказались слишком дороги для этой задачи.
Развитие AI-RAN изменило экономическую модель, так как ускорители теперь можно использовать и для RAN, и для ИИ-задач. Ericsson проявила интерес к тензорным процессорам Google (TPU). Однако, несмотря на стремление к "единому ПО", планы компании подтверждают существование проблем в реализации этой идеи.
Чтобы избежать зависимости от одного поставщика чипов, Ericsson уделяет приоритетное внимание использованию HAL (Hardware Abstraction Layers), что позволит портировать ПО на разные аппаратные платформы с минимальными изменениями. Внедрение интерфейса BBDev для отделения ПО RAN от базового аппаратного обеспечения также рассматривается, а возможность интеграции с NVIDIA CUDA зависит от более широкой стандартизации.
В области радиосвязи, менее подверженной полной виртуализации, Ericsson внедряет процессоры Neural Network Accelerators (NNA) непосредственно в радиомодули. Эти программируемые матричные ядра оптимизированы для обработки данных в системах Massive MIMO, обеспечивая формирование луча и оценку канала за доли миллисекунды при строгих ограничениях по мощности. Новые AI-радиомодули оснащены ASIC Ericsson с NNA, что расширяет возможности локального инференса в радиосистемах Massive MIMO и обеспечивает оптимизацию в реальном времени.
В целом, шаг Ericsson к использованию собственных ASIC подтверждает её стремление к повышению производительности и гибкости сетей RAN. В будущем это может привести к созданию более эффективных и адаптивных радиосистем, способных быстро реагировать на изменения в нагрузке и требованиях пользователей.